インテルがHBMを顛覆か？XBMメモリが登場、封裝コスト大幅削減の可能性

人工知能（AI）時代が高帯域メモリ（HBM）の需要を押し上げる中、インテル（INTC-US）が新たに公開した特許は、HBMの代替となる新アーキテクチャ「XBM（Cross-Batch Memory）」の開発を示している。これは、現行HBMが抱える封裝コストと拡張性の課題を克服する狙いだ。

『Tom’s Hardware』の報道によると、独立系テクノロジーアナリストのUnderfoxが明らかにした情報によれば、インテルは2026年7月2日に特許出願を公開した。この特許は、2024年12月26日に提出されており、HBM4と同等の封裝サイズを維持しつつ、新しいプロセスと接続方式によって封裝コストを削減し、製造歩留まりを改善することを目指している。

現在のHBMは、複数のDRAMチップを垂直に積層し、TSV（Through-Silicon Via）とシリコンインタポーザーを用いて、約1,024ビットの超広並列インターフェースでGPUやAIアクセラレータと接続することで、極めて高い帯域を実現している。しかし、この設計は高性能である一方で、高額な封裝コストと複雑な配線を必要とする。AIチップの規模が拡大するにつれ、「メモリ壁」がシステム全体のパフォーマンスの最大のボトルネックとなっている。

これに対して、インテルのXBMは構造とインターフェースの両面で根本的な変更を加える。

第一に、構造設計の変更がある。従来のDRAMでは、メモリセルはフロントエンドプロセス（FEOL）で形成される。つまり、トランジスタが作られる基礎シリコン層に構築される。一方、XBMは薄膜トランジスタ（TFT）を用い、1T1C（1トランジスタ1コンデンサ）のメモリセルをバックエンドプロセス（BEOL）に移行する。BEOLとは、トランジスタ層の上に形成される金属配線層とビアの積層部分である。

BEOLにメモリを構築することで、インテルはダイを多数の独立アドレス指定可能な小型メモリブロックに分割できる。これは、インテルが近年推進する「ロジック上に直接メモリを積層する」という技術方針の延長線上にある。

第二に、インターフェース設計の変更である。XBMはHBMのような超広並列物理層インターフェースを採用せず、データを直列化して、最大32 GT/sの速度を持つUCIe（Universal Chiplet Interconnect Express）リンクで伝送する。シーケンス／デシーケンス処理はベースダイが担当し、すべてのI/O信号を計算チップにルーティングする。

標準化されたチップレット間接続インターフェースを採用することで、XBMは本質的にチップレット設計に最適化されたアーキテクチャとなる。インテルは、シリコンインタポーザーに依存するHBM積層と比べ、この設計により封裝プロセスを大幅に簡素化し、コストを削減できると考えている。

ただし、32 GT/sは現行UCIe仕様の上限に達しており、このインターフェースは最初から性能拡張の余地が限られているという欠点がある。

また、インテルはXBMの修復性にも重点を置いている。ベースダイには、専用の冗長チャネル、自己修復機構、デコードおよびデバッグロジック、そして4つの冗長メモリアレイから構成されるサブチャネルが内蔵されている。これらは、上位のメモリ層に欠陥が生じた場合の代替リソースとして機能する。

封裝後に修復可能な設計は、高層積層メモリの全体的な歩留まり向上を目的としている。

この特許の大部分は、メモリセルそのものではなく、封裝や実装方法に焦点を当てている。インテルは、Memory-on-Package（MoP）や「リバース・オーバーハング」などの封裝構造を詳細に説明しており、メモリ積層のZ軸方向の高さを低減することを目指している。従来のMoP封裝は、通常300～350マイクロメートルの高さを追加するのに対し、新設計ではこれを抑える。

さらに、封裝の反りを抑えるための補強フレームを廃止し、電圧レギュレータが直接DRAMに電力を供給する設計も採用している。これらの技術が、「より小型で安価な封裝」を実現するインテルの具体的な基盤となっている。

ただし、XBMをZAM（Z-Angle Memory）と混同してはならない。ZAMはインテルとソフトバンク傘下のSAIMEMORYが共同開発する次世代メモリアーキテクチャで、2026年のVLSIシンポジウムで発表予定だ。

ZAMの革新点はチップ接合技術にあり、融合接合により9層の積層構造を実現し、層間は約3マイクロメートルの超薄シリコン層で隔てられている。メモリ自体は従来のDRAM設計を踏襲している。

報道によれば、ZAMはHBM4の約2倍の帯域密度を目指しており、2029年頃の商用化が予定されている。

一方、XBMはインテルが単独で出願した特許であり、DRAMトランジスタの位置から、計算チップとの接続インターフェースまで、根本的に設計を変更している。

両技術を比較すると、インテルは少なくとも2つの異なる次世代HBM技術ルートを並行して推進していることがわかる。1968年にメモリ事業で創業した企業にとって、これは自然な戦略といえる。

しかし、XBMは現時点では特許段階にとどまり、製品やロードマップは発表されていない。したがって、現段階では技術的布石や研究開発の方向性を示すものであり、直ちに市場投入される製品ではない。

加えて、UCIeインターフェースは既に仕様上限に達しており、BEOLプロセスに実装するDRAMの量産性もまだ実証されていない。XBMアーキテクチャが、HBM4Eやインテル自身のZAM技術と比較して、十分な競争優位性を持つかどうかは、今後の検証が待たれる。