〈OCP峰會〉台積電CoWoS良率已達99% 2029年量產14倍光罩尺寸

AI 晶片はますます大規模化・高集積化が進み、先進パッケージングのサイズも急速に拡大しています。台積電 (2330-TW)(TSM-US) 先進パッケージング技術暨サービス副総経理の何軍氏は、本日（11日）のOCP APACで、現在5.5倍光罩サイズ（reticle size）のCoWoSが量産段階に入り、複数のAI顧客の製品で良率が98%を超え、一部では99%に達していると発表しました。台積電は年1世代のペースでCoWoS技術を進化させ、2029年には14倍光罩サイズへと進む予定です。

何軍氏は、1990年代からパッケージング分野に携わってきたと語り、当時は「先進パッケージング」という言葉さえなかったと回想。ここ数年の産業の爆発的成長、特にCoWoSが台湾で誰もが知る技術用語になったことに驚きを示し、「今や台湾で自己紹介するのは簡単だ。『私はCoWoS guyです』と言えばいい」と冗談を交えました。

何氏は、3DICとCoWoSの急成長の原動力はAIだと強調しました。AIが計算能力に対して限りない需要を持つことで、技術の限界が押し広げられ、台積電も顧客の製品開発サイクルに対応するため、技術開発と量産立ち上げのモデルを再構築していると説明しました。

AI晶片に搭載される計算ダイ（Compute Die）、HBM、その他のChipletが増えるにつれ、顧客の先進パッケージング面積への要求も高まっています。何氏は、台積電はすでに5.5倍光罩サイズのCoWoSを量産しており、複数のAI顧客製品で98%を超える安定した良率を達成し、一部製品では99%に達していると述べました。

AI顧客の製品更新サイクルに対応するため、台積電のR&Dチームは年1世代のペースで新しいCoWoS技術を開発しており、パッケージング面積はさらに拡大し、2029年には現在の5.5倍からさらに拡大した14倍光罩サイズに到達する予定です。

CoWoSの大型化は、単一の大規模晶片ではAIシステムの要求を満たせない現実を反映しています。何氏は、Chipletアーキテクチャにより、単一晶片の光罩サイズ制限を突破でき、最新の先進プロセスのコストも低減できると説明しました。例えば、計算コアだけに最先端ノードを用い、I/Oなどの機能は他のプロセスで製造し、先進パッケージングで統合するのです。

コスト効率に加え、Chipletはシステム性能と実効良率の向上にも寄与します。何氏は、先進プロセスの微細化に伴い、晶片自体のプロセスばらつきが増加するが、Chipletは別の解決策を提供すると指摘しました。先進アルゴリズムを用いたDie Pairingにより、異なるダイの電気的・性能的特性に基づいて最適な組み合わせを行い、自然に生じる素子差異を低減し、パッケージ後の全体的な性能の一貫性を高めると説明しました。

何氏はユーモアを交え、「毎日、台積電の先進シリコンウェハとパッケージング製造を管理している私は、まるで『世界最大のオンラインお見合いサービス』を経営しているようだ」と表現しました。顧客が複雑なアルゴリズムを提供し、台積電が各ダイに最適な『魂の伴侶』を見つけ出し、グローバルな製造ネットワークを通じてマッチング、統合、納品を行うと語りました。

Chipletの数が増えることで、平均良率の改善にもつながると何氏は述べました。特性差により本来使用できなかったダイも、適切なペアリングで再利用できるため、コストとシステム性能の両立が可能になります。これが3DICが急速に発展する背後にある重要な経済的・性能的駆動力だと強調しました。

さらに、今後の中間層（Interposer）は単なる接続機能にとどまらず、Active Bridge、統合電圧レギュレータ（IVR）、シリコンコンデンサなどの機能を統合し、将来のプラットフォームとなると何氏は予測しました。

また、シリコンフォトニクスもAI先進パッケージングの重要な技術になると指摘しました。電子は計算に適しているが、信号伝送では光子の方がはるかにエネルギー効率が高いため、AIシステムの高速伝送需要が高まる中、シリコンフォトニクスは先進パッケージングの次の進化段階になると語りました。

何氏は、AIはデータセンターでの学習から、スマートフォン、PC、AR/VR、ロボット、自動車などのエンドデバイスへと広がっており、それぞれのシステムが性能、消費電力、サイズ、コストに対して異なる要求を持つため、今後はチップ、パッケージング、システムのより緊密な共同最適化が必要だと強調しました。