台積電がシリコンフォトニクス革命を加速：PIC生産能力を3年で30倍に拡大、CPOサプライチェーンが商業化元年に

全球のAI演算競争が激化する中、データ伝送の帯域と消費電力は技術発展のボトルネックとなっている。次世代の高性能コンピューティング（HPC）需要に対応するため、台積電（TSMC）はシリコンフォトニクス（Silicon Photonics）とコ・パッケージド・オプティクス（CPO）技術の展開を加速している。

最新の市場情報によると、台積電のフォトニック集積回路（PIC）生産能力は「三段階飛躍」フェーズに入り、月産能力が現在の500枚から3年以内に30倍以上拡大し、2028年には少なくとも2.5万枚に達する予定だ。これにより、CPOサプライチェーンは本格的な量産段階への移行が可能となる。

2026年が爆発的成長の転換点とされる。証券会社の分析では、台積電のPIC生産能力拡大のロードマップは明確で、2026年第二四半期に1万枚、第四四半期に1.5万枚に増強し、最終的に2028年に2.5万枚以上に達すると予測されている。この計画に基づくと、年間PIC出力量は現在の400万個から約1.94億個へと急増し、対応する光エンジン（Light Engine）の年間出荷台数は約4,860万個に達すると見込まれる。

顧客側では、2026年から2027年にかけて、NVIDIA（NVDA）、ブロードコム（AVGO）、AMD（AMD）といった主要顧客が、台積電のCOUPEプラットフォームを率先して採用する。主な用途は、高帯域・低消費電力のAI用GPUおよびデータセンター向けスイッチである。その後、2028年にはメディアテック（聯發科）、Marvell、Ayar Labsなどが量産プラットフォームに参入する予定で、CPO技術が旗艦製品からより広範なASICおよびネットワークチップ市場へと拡大することを示している。

インテル（INTC）のEMIB-T技術に対抗するため、台積電は次世代パッケージ技術「CoPoS」（Chip on Panel on Substrate）の量産スケジュールを2028年に前倒しする計画だ。CoPoS技術の核となるのは、大面積のリディストリビューション層（RDL）を活用し、従来のシリコンインタポーザのマスクサイズ制限を打破し、超大規模なチップ統合を実現することにある。

この技術は製造プロセスにおいて「円から四角へ」の材料革命を推進している。

四角形シリコンウェーハ：グローバルウェーハーズと合晶がすでに検証段階に入っている。グローバルウェーハーズが開発中の310mm×310mmの四角形シリコンウェーハは、2026年第四四半期に小量出荷の予定だ。

ガラス基板とTGV技術：台積電は日本のパッケージ基板大手揖斐電（Ibiden）および台湾のパネルメーカー群創光電（Innolux）と共同で検証を進めている。群創は台南工場でガラス貫通ビア（TGV）プロセスを担当しており、これはパネル産業がAIパッケージサプライチェーンに跨業参入することを象徴している。

外資系調査機関の報告によると、CoPoS技術はすでにNVIDIAの「Feynman」GPUアーキテクチャ計画に組み込まれており、2029年のFeynman Ultraバージョンでは全面的にこのアーキテクチャを採用する見込みだ。

技術展開は先行しているものの、CPOの量産には依然として厳しい歩留まり（ヤイリ）の課題がある。PICウェーハの製造後には、SoIC統合、光電テスト、FAU（ファイバーアレイユニット）結合など複数の工程を経る必要がある。SoIC歩留まりが50％のシナリオを想定すると、月1万枚のウェーハ投入に対し、最終的な出荷数量は約39万個にとどまる可能性がある。

さらに、台積電の2026年下半期の営業利益率は、2ナノ製品の初期生産コストや海外拡張工場の費用増加の影響を受ける可能性がある。しかし、アナリストらは台積電が先進プロセスにおける強力な価格主導権を有していると指摘しており、2ナノウェーハの単価が3万ドルに迫ると予測している。価格引き上げによりコスト圧力を相殺し、収益性を維持できると見られている。