OpenAI、台積電、特斯拉が注目！晶圓級晶片がAI算力競争の新戦場に

AI の次の競争は、もはや誰の GPU が最も速いかだけではなく、新しいチップアーキテクチャを用いてデータ移動コストを下げ、より高効率で低消費電力の計算能力を提供できるかが問われる時代に入っています。戦いの舞台は『チップがどれだけ速いか』から『チップがどれだけ大きいか』へと移行しつつあります。

OpenAI が新興企業 Cerebras (CBRS-US) と最大 200 億ドル規模の計算能力調達契約を締結したことに加え、特斯拉 (TSLA-US)、台積電 (2330-TW)、そして複数の中国の研究機関が相次いで進展を発表したことで、かつては工学的な奇想と見なされていた「晶圓級晶片」が、今や実用的で量産可能な産業として急速に成長しています。

今年早々、OpenAI は米国の半導体スタートアップ Cerebras と、3年間にわたり最大 750MW の演算容量を調達する契約を締結しました。納入スケジュールは2028年まで組まれており、市場ではこの契約の総額が200億ドルを超えると推定されています。

この契約の意義は、金額の大きさだけにとどまりません。むしろ、「晶圓級晶片」という製造技術を、計算インフラ産業の地図上に正式に載せた点にあります。

Cerebras のコア製品は、従来のパッケージングの常識を覆す「一枚のウェーハ全体」をチップとするものです。通常のチップ製造では、ウェーハを数百個の独立したダイに切り分けるのに対し、Cerebras はウェーハをそのままの状態で維持し、相互に接続することで、単一の巨大な論理システムを形成します。

今年初頭に米国株式市場に上場した同社の第1四半期決算では、売上高が1億9300万ドルに達し、前年比で94%の増加を記録しました。特にクラウドサービスの売上は前年比178%の大幅増です。

注目すべきは、Cerebras だけが晶圓スケールに賭けているわけではないことです。特斯拉は自社の Dojo 3 トレーニングチップ計画を再開し、中国の複数の大学、研究機関、企業も相次いで12インチ晶圓級の検証機、マルチチップレットのプロトタイプ、および製品ロードマップを発表しています。

晶圓級コンピューティングは、少数のプレイヤーによる賭けから、産業全体が真剣に検討する選択肢へと変化しつつあります。

ボトルネックは算力ではなく「データ移動」

なぜ晶圓級チップが注目されるのかを理解するには、現在のAIシステムが直面する真の課題に戻る必要があります。それはもはや単純な計算能力の不足ではなく、データ移動のコストが暴走していることです。

大規模モデルが動作する際、膨大な重みと中間計算結果を、計算ユニットと記憶ユニットの間で絶えず往復させる必要があります。システムが複数のチップで協調動作する場合、これらのデータはチップ間で交換・同期されなければなりません。

データがチップ本体から離れると、パッケージのI/Oインターフェース、基板、ネットワークカード、スイッチチップ、さらには光モジュールといった複数のレイヤーを経由することになります。

クラスタの規模が大きくなるほど、通信に費やされる電力とコストの割合は高くなり、追加された計算ユニットは、実際の計算能力の増加に比例しなくなります。

この問題に対し、産業界は現在、二つのアプローチに分かれています。

第一のアプローチは、「ラック」をまるで一台のコンピュータのようにすることです。NVIDIA (NVDA-US) の GB200 NVL72 は、NVLink を用いて72個のGPUを単一の液体冷却ラックシステムに統合します。ファーウェイの CloudMatrix 384 は、384個の昇騰 910C チップを高速相互接続で結び、いわゆる「超ノード」を構成します。

このアプローチは、より強力なスイッチチップ、銅ケーブルまたは光ファイバー接続、およびシステムソフトウェアを活用し、多数の独立チップが協調動作する際の遅延を最小限に抑えることを目指します。

第二のアプローチが、晶圓級コンピューティングが選んだ道です。データ伝送の物理的距離を直接短縮するのです。基板間、ラック間で行われるデータ交換を、パッケージ内部、あるいは同一ウェーハ内部にまで圧縮し、従来の数センチから数メートルに及ぶネットワーク伝送を、ミリメートル単位の相互接続に置き換えます。

このアプローチの核心的価値は、より多くの計算ユニットを詰め込むことではなく、データ移動の距離とコストを根本的に削減することにあります。

分析によれば、二つのアプローチにはそれぞれ長所と短所があります。超ノードはソフトウェアエコシステムが成熟しており、拡張やハードウェア交換が比較的容易ですが、高いネットワークコストを負担しなければなりません。一方、晶圓級システムは、高度にカスタマイズされた製造、電源、冷却、ソフトウェアの投入という代償を払い、より高い帯域幅、低い遅延、優れたエネルギー効率を実現します。

注目に値するのは、今年7月にAMD (AMD-US) と Cerebras が発表した「分散型推論」の共同ソリューションです。AMD の Helios システムが計算負荷の高いプリフィル段階を担当し、Cerebras の晶圓級エンジンが遅延に敏感なデコーディング段階を専門に処理します。

両社の試算では、このハイブリッド構成は、単独で晶圓級エンジンを使用する場合に比べ、1ワットあたりのトークン出力数を最大5倍まで向上させることができます。これは、晶圓級チップがGPUを置き換える必要はなく、むしろ異種混合データセンターの中で、通信が頻繁で遅延に敏感なタスクを専門に処理する層として定着する可能性を示しています。

一枚の晶圓か、再構成されたチップレットか？

厳密に言えば、産業界で一般的に「晶圓級晶片」と呼ばれる技術には、二つの全く異なる技術的アプローチが含まれています。

従来の大型チップが直面する最初の壁は、先進リソグラフィ技術が一度の露光でカバーできる面積の上限、いわゆる「マスクサイズ制限」です。これは約800平方ミリメートルに相当します。NVIDIA の H100 は約814平方ミリメートルで、この物理的限界にほぼ達しています。

過去、産業界はプロセスの微細化によってより多くのトランジスタを詰め込んでいましたが、先進プロセスの開発・製造コストが高騰するにつれ、複雑なチップをチップレットに分割し、先進パッケージングで再組み立てる方法が採用されるようになりました。一方、晶圓級コンピューティングは、システムの境界を一つのパッケージから、ほぼ一枚のウェーハ規模まで拡大するものです。

### 第一のアプローチ：一枚の晶圓、単一の論理システム

これが Cerebras の晶圓級エンジンが採用する方式であり、現時点で唯一の商業的量産実績を持つタイプです。

ウェーハの製造が完了した後、それを独立したダイに切り分けず、複数の露光領域をまたぐ相互接続技術を用いて、一枚のウェーハ全体を連続的に動作する論理システムとして構成します。

Cerebras の考え方は、まず歩留まりの問題を解決し、その後でシステム全体を制御することです。最新の WSE-3 は5ナノメートルプロセスを採用し、面積は46,225平方ミリメートル、4兆個のトランジスタ、90万個のAI演算コアを統合し、ピーク演算能力は125 PFLOPSに達します。換算すると、これは数十個の標準マスク領域の合計に相当します。

この高度に一体化されたアプローチは、Cerebras が産業のより多くの環節を自ら掌握せざるを得ないことを意味します。晶圓級エンジンは、一般的なPCIeアクセラレータカードのようにサーバーに直接挿入して使用することはできず、同社は晶圓級パッケージング、電源システム、液体冷却ソリューション、システム全体の設計、コンパイラ、クラスタソフトウェアの開発まで一括して担わなければなりません。

言い換えれば、Cerebras が販売しているのは、単なる標準的なチップではなく、シリコンウェーハからクラウドサービスまでを含む完全な計算システムなのです。

### 第二のアプローチ：分割後再構成のマルチチップレット晶圓級システム

この方式は逆の論理を取ります。まず個別に製造、切断、テストを行い、良品だけを選び出して、晶圓スケールの相互接続プラットフォーム上に再統合します。

特斯拉の Dojo 計画が最も代表的な事例です。特斯拉は D1 チップ本体、トレーニングアーキテクチャ、ソフトウェアを担当し、台積電が InFO_SoW（晶圓級扇出パッケージング）技術を用いて、25個の D1 チップを一枚の「トレーニングブリック」として組み立てます。

Cerebras の方式と比較すると、このアプローチは欠陥のある巨大な論理ウェーハを動作させる必要がなく、チップ製造後に個別にテストし、良品だけを統合できるため、前工程の製造歩留まりリスクを大幅に低減できます。また、異なるプロセス、異なる機能のチップレットを混在させることも容易です。

Dojo 以降、台積電は晶圓級統合技術を、特定顧客向けのプロジェクトから、外部に開放された汎用受託製造プラットフォームへと拡大しています。

台積電が公表した技術ロードマップによれば、次世代の SoW-X プラットフォームは、論理チップレット、HBM 高帯域メモリ、I/O モジュールをさらに統合し、2027年の量産を目標としています。

台積電は、SoW-X は Dojo の直接の後継ではなく、より広範な高性能コンピューティング（HPC）および ASIC 顧客向けの次世代晶圓級プラットフォームであると強調しています。

さらに、晶圓級コンピューティングと混同されやすい技術として、晶圓級パッケージング、混合ボンディング、3D積層があります。これらのプロセスはいずれもウェーハ段階でリダイレクト、パッケージング、または垂直接続の工程を完了しますが、最終的な製品は通常サイズのパッケージチップである場合があります。

これらは晶圓級コンピューティングを支える重要な技術的基盤ではありますが、真の晶圓級コンピューティングシステムと同一視することはできません。

中国勢：論文から試作機へ

過去2年間、中国における晶圓級コンピューティング分野の進展は顕著です。現時点では Cerebras に匹敵する成熟度の商業システムは登場していませんが、純粋な概念研究の段階を明らかに超えています。

学術面では、清華大学の尹首一、胡