DRAM微縮が極限に達し、サムスン、SKハイニクス、キオクシアが3D記憶体積層競争を開始

人工知能（AI）の計算需要の爆発が、記憶体産業に構造的な変化をもたらしている。DRAMとNANDの微細化が物理的限界に近づく中、サムスン電子（KR005930）、SKハイニクス（000660KS）、キオクシアが相次いで3D積層や混合結合などの新技術を発表した。これにより、今後の記憶体競争は「製造プロセスの微細化」から「チップの積層と先進パッケージング」へと移行することが明らかになった。ナノレベルの接合技術を掌握した企業が、AI時代の記憶体市場で勝者となるだろう。

AI大規模モデルが膨大なデータの読み書きと記憶容量を必要とする中、従来の半導体記憶体チップは数十年来の物理的限界に直面している。平面型DRAMの伝統的な6F2セル構造の微細化によるメリットは枯渇しつつあり、単一ウェーハに積層する3D NANDも薄膜応力や電流減衰といった物理的壁にぶつかっている。

最新の国際半導体トップ会議「2026 VLSI Symposium」では、世界の記憶体大手が次々と新しいアーキテクチャを発表し、記憶体産業の競争が「平面的な微細加工」から「立体的な攻防」へと完全に移行したことを宣言した。

高速揮発性記憶体（DRAM）の分野では、韓国の二大企業が異なるが重要な技術路線を示した。

SKハイニクスは平面の限界を突破

伝統的な6F2構造による電磁干渉やリーク電流の問題を解決するため、SKハイニクスは最新の垂直チャネル4F2セルDRAM技術を発表した。

この技術では、トランジスタのチャネルを垂直に配置し、キャパシタとワード線・ビット線の交点に直接接続する。

「デュアルゲート」構造と薄膜シリコンチャネルにより、ゲート誘起ドレインリーク（GIDL）を抑制し、データ保持時間を延ばした。また、隣接するトランジスタがバックゲートを共有する設計により、クロストークノイズを低減。全3D構造への移行前に最も実用化が期待される過渡的ソリューションとされている。

サムスン電子が3D DRAM時代を開始

一方、サムスンは「VS-DRAM」と名付けられた3D DRAMアーキテクチャを初公開。16層の記憶セルを垂直に積層することに成功した。

駆動性能の課題を解決するため、サムスンは環状ゲート（GAA）構造を導入。さらに、ウェーハレベルの「Peri-on-Cell」融着接合技術により、周辺回路用ウェーハと記憶セルアレイ用ウェーハを接合。その後、貫通シリコン配線（TSDV）で電気的接続を確立した。これにより、高スループットI/Oを実現する技術基盤を示した。

NAND層数競争：キオクシアがサンディスクと協力し1000層超の超高積層を狙う

NANDフラッシュメモリの分野では、単一ウェーハでの積層が300～400層に達したことで、深孔エッチングによる電流減衰やウェーハの湾曲といった深刻な課題が生じている。

これに対し、キオクシア（Kioxia）とサンディスク（SNDKV-US）は共同で「多ウェーハ混合結合技術」（MSA-CBA）を発表した。

この方式は、単一ウェーハでの極限積層を諦めず、複数のウェーハを複数回にわたって銅－銅（Cu-Cu）混合結合する。

まず、制御回路用ウェーハと第一層の記憶体ウェーハを「表面対表面」で接合。その後、背面リデフュージョン配線により、第二、第三の記憶体ウェーハを「裏面対表面」で上向きに積層していく。これにより、QLCの書き込み安定性を検証し、1000層を超える超高層NANDへの道筋を示した。

業界の見方：先進パッケージングと混合結合が記憶体の新王者に

業界の分析によれば、VLSI 2026で発表された技術から、記憶体チップの進化のロジックが「材料化学と微細加工」から「物理的微細構造と先進的接合・パッケージング」の協調へと変化していることがわかる。

サムスンのTSDVやキオクシアのCu-Cu混合結合のように、混合結合とウェーハアライメント技術は、もはや後工程のパッケージング技術ではなく、ウェーハ設計の前提条件へと昇格している。

サムスンやキオクシアがより高密度の多層チップ積層を実現するための鍵は、製造ノードだけではなく、異なるウェーハをナノレベルで正確に接合し、ほぼ無縫に統合する混合結合技術にある。

今後の記憶体競争の核心は、「回路をどれだけ小さくできるか」から「チップをどれだけ高く、正確に積めるか」へと移行する。そのため、高精度ウェーハ接合装置、ウェーハ薄化、化学的機械研磨（CMP）技術、および先進パッケージング能力を持つ企業が、次世代半導体競争で無視できない存在となるだろう。