台積電引爆矽光子革命：PIC產能三年擴增30倍 CPO供應鏈迎來商業化元年

隨著全球AI算力競賽進入白熱化，資料傳輸的頻寬與能耗已成為技術發展瓶頸。為應對次世代高效能運算（HPC）需求，台積電（TSM-US）（2330-TW）正加速佈局矽光子（Silicon Photonics）與共封裝光學（CPO）技術。

根據最新市場資訊，台積電的光子積體電路（PIC）產能規劃已進入「三級跳」階段，預計月產能將從目前的500片，在三年內擴容逾30倍，於2028年達到至少2.5萬片的規模，為CPO供應鏈開啟放量視窗。

2026年進入爆發期

券商指出，台積電的PIC產能擴張路徑清晰：2026年第二季將先拉升至1萬片，第四季增至1.5萬片，最終在2028年突破2.5萬片。以此推算，年化PIC產出將從目前的400萬顆飆升至近1.94億顆，對應的實際光引擎（Light Engine）年出貨量估計可達4,860萬顆。

在客戶端，2026至2027年將由輝達（NVDA-US）、博通（AVGO-US）及AMD（AMD-US）等頭部客戶率先採用台積電的COUPE平台，主要應用於高頻寬、低功耗的AI GPU與資料中心交換器。隨後，聯發科、Marvell及Ayar Labs等公司也預計於2028年接棒加入量產平台，象徵CPO技術將從旗艦產品擴散至更廣泛的ASIC與網絡晶片市場。

CoPoS提前上陣與「化圓為方」的變革

為了與英特爾（INTC-US）的EMIB-T技術抗衡，台積電計畫將次世代封裝技術「CoPoS」（Chip on Panel on Substrate）的量產時程提前至2028年。CoPoS技術的核心在於利用大面積的重布線層（RDL），打破傳統矽中介層（Silicon Interposer）的光罩尺寸限制，實現超大面積的晶片整合。

該技術在製程上推動了「化圓為方」的材料革命：

方形矽晶圓：環球晶（GlobalWafers）與合晶已進入驗證階段。環球晶研發的310mm×310mm方形矽晶圓預計2026年第四季小量出貨。

玻璃基板與TGV技術：台積電攜手日本載板龍頭揖斐電（Ibiden）與台灣面板大廠群創進行驗證。群創利用其台南廠區負責關鍵的玻璃通孔（TGV）製程，這標誌著面板產業跨界切入AI封裝供應鏈。

外資調查顯示，CoPoS技術已被納入輝達的「Feynman」GPU架構藍圖中，預計2029年的Feynman Ultra版本將全面改採此架構。

良率爬坡與定價權

儘管技術佈局領先，但CPO量產仍面臨嚴峻的良率挑戰。PIC晶圓完成後，需經過SoIC整合、光電測試、FAU（光纖陣列單元）耦合等多道工序。以SoIC良率50％的情境推算，每月1萬片晶圓的產出在經過層層損耗後，實際終端出貨量可能僅約39萬顆。

此外，台積電2026年下半年毛利率可能受到2奈米初期投產與海外擴廠成本的侵蝕。然而，分析師認為台積電具備強大的先進製程定價權，預計2奈米晶圓單價將逼近3萬美元，透過調漲價格可有效對沖成本壓力，維持獲利動能。