〈OCP峰會〉台積電CoWoS良率已達99% 2029年量產14倍光罩尺寸

AI晶片持續朝更大規模、更高整合度發展，推動先進封裝尺寸快速放大。台積電（2330-TW）（TSM-US）先進封裝技術暨服務副總經理何軍今（11）日在OCP APAC指出，台積電目前5.5倍光罩尺寸（reticle size）的CoWoS已進入大量生產，多家AI客戶產品良率超過98%，部分甚至達99%；隨著台積電以一年一代速度推進CoWoS技術，預計2029年將進一步邁向14倍光罩尺寸。

何軍表示，自己早在1990年代就投入封裝領域，當時甚至還不稱作先進封裝，即便如此，也未曾想像近幾年產業爆發，CoWoS甚至已經變成台灣家喻戶曉的技術名詞，更笑稱，現在在台灣介紹自己相當簡單，「我就是那個CoWoS guy」。

何軍指出，推動3DIC與CoWoS快速成長的根本力量就是AI，AI對運算能力幾乎無止境的需求不斷推動技術極限，也迫使台積電重新調整技術開發與量產爬坡模式，以因應客戶產品快速迭代。

隨著AI晶片導入更多運算晶粒（Compute Die）、HBM及其他Chiplet，客戶對先進封裝面積的要求持續增加。何軍指出，台積電目前已進入5.5倍光罩尺寸CoWoS的大量生產階段，且已經在多個AI客戶產品上驗證，良率可穩定超過98%，部分產品甚至達到99%。

何軍表示，為配合AI客戶快速的產品更新週期，台積電研發團隊目前也以一年一代的速度開發新CoWoS技術，封裝面積將持續向上突破，預計至2029年將達到14倍光罩尺寸，較目前量產的5.5倍尺寸再大幅提升。

CoWoS持續大型化，主要反映AI系統已無法單靠單一大型晶片滿足需求。何軍指出，Chiplet架構可突破單顆晶片的光罩尺寸限制，同時降低採用最新先進製程的成本，例如僅將運算核心採用最先進節點，而I/O等功能則使用其他製程，再透過先進封裝進行整合。

除了成本效益，Chiplet也有助提升系統效能與有效良率。何軍表示，隨著先進製程持續微縮，晶片本身的製程變異會增加，Chiplet則提供另一個解決維度，可透過先進演算法進行Die Pairing，依據不同晶粒的電性與效能特徵進行最佳配對，降低自然產生的元件差異，提升封裝後整體效能的一致性。

何軍更幽默形容，自己每天管理台積電先進矽晶圓與封裝製造，就像是在經營「全球最大的線上交友服務」，客戶提供複雜演算法，由台積電替每一顆Die尋找最適合的「靈魂伴侶」，再透過全球製造網路完成配對、整合與交付。

何軍也認為，Chiplet數量增加，也有助於改善平均良率，並讓部分原先可能因特性差異而無法使用的晶粒，透過適當配對重新被利用，進一步兼顧成本及系統效能，這也是3DIC快速發展背後重要的經濟與效能驅動力。

何軍也認為，未來中介層（Interposer）將不再只是提供Connectivity，也會進一步整合Active Bridge、整合式電壓調節器（IVR）、矽電容等功能，成為未來的平台。

此外，矽光子也將成為未來AI先進封裝的重要技術。何軍指出，電子非常適合進行運算，但在訊號傳輸上，光子具備更高的能源效率，因此隨著AI系統高速傳輸需求持續攀升，矽光子將成為先進封裝下一階段的重要演進方向。

何軍強調，AI也正從以資料中心訓練為核心，進一步擴散至智慧型手機、PC、AR/VR、機器人與汽車等終端裝置，不同系統對效能、功耗、尺寸與成本的要求各不相同，因此未來晶片、封裝與系統端必須進行更緊密的共同最佳化，才能支撐AI持續演進。